// ******************************************************************************
// Copyright     :  Copyright (C) 2020, Hisilicon Technologies Co. Ltd.
// File name     :  ras_reg_offset.h
// Project line  :  ICT
// Department    :  ICT Processor
// Version       :  V100
// Date          :
// Description   :  The description of P680 project
// Others        :  Generated automatically by nManager V5.1
// ******************************************************************************

#ifndef RAS_REG_OFFSET_H
#define RAS_REG_OFFSET_H

/* ras_int_coalesce Base address of Module's Register */
#define CSR_RAS_INT_COALESCE_BASE (0x0)

/* **************************************************************************** */
/*                      ras_int_coalesce Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_RAS_INT_COALESCE_ERR_MAPPING_REG (CSR_RAS_INT_COALESCE_BASE + 0x0)    /* 故障输入类型与输出中断的映射 */
#define CSR_RAS_INT_COALESCE_INT_TYP0_ENA_REG (CSR_RAS_INT_COALESCE_BASE + 0x8)   /* 节点31-0的故障输入类型0使能控制 */
#define CSR_RAS_INT_COALESCE_INT_TYP0_ENA_H_REG (CSR_RAS_INT_COALESCE_BASE + 0xC) /* 节点63-32的故障输入类型0使能控制 \
                                                                                   */
#define CSR_RAS_INT_COALESCE_INT_TYP1_ENA_REG (CSR_RAS_INT_COALESCE_BASE + 0x10)  /* 节点31-0的故障输入类型1使能控制 */
#define CSR_RAS_INT_COALESCE_INT_TYP1_ENA_H_REG \
    (CSR_RAS_INT_COALESCE_BASE + 0x14)                                           /* 节点63-32的故障输入类型1使能控制 */
#define CSR_RAS_INT_COALESCE_INT_TYP2_ENA_REG (CSR_RAS_INT_COALESCE_BASE + 0x18) /* 节点31-0的故障输入类型2使能控制 */
#define CSR_RAS_INT_COALESCE_INT_TYP2_ENA_H_REG \
    (CSR_RAS_INT_COALESCE_BASE + 0x1C) /* 节点63-32的故障输入类型2使能控制 */
#define CSR_RAS_INT_COALESCE_INT_TYP0_STATUS_REG \
    (CSR_RAS_INT_COALESCE_BASE + 0x20) /* 节点31-0的故障输入类型0状态标识 */
#define CSR_RAS_INT_COALESCE_INT_TYP0_STATUS_H_REG \
    (CSR_RAS_INT_COALESCE_BASE + 0x24) /* 节点63-32的故障输入类型0状态标识 */
#define CSR_RAS_INT_COALESCE_INT_TYP1_STATUS_REG \
    (CSR_RAS_INT_COALESCE_BASE + 0x28) /* 节点31-0的故障输入类型1状态标识 */
#define CSR_RAS_INT_COALESCE_INT_TYP1_STATUS_H_REG \
    (CSR_RAS_INT_COALESCE_BASE + 0x2C) /* 节点63-32的故障输入类型1状态标识 */
#define CSR_RAS_INT_COALESCE_INT_TYP2_STATUS_REG \
    (CSR_RAS_INT_COALESCE_BASE + 0x30) /* 节点31-0的故障输入类型2状态标识 */
#define CSR_RAS_INT_COALESCE_INT_TYP2_STATUS_H_REG \
    (CSR_RAS_INT_COALESCE_BASE + 0x34)                                            /* 节点63-32的故障输入类型2状态标识 */
#define CSR_RAS_INT_COALESCE_INT_NODE_NUM_REG (CSR_RAS_INT_COALESCE_BASE + 0x38)  /* 节点个数 */
#define CSR_RAS_INT_COALESCE_EJ_CTRL_REG (CSR_RAS_INT_COALESCE_BASE + 0x3C)       /* 故障注入控制 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_0_REG (CSR_RAS_INT_COALESCE_BASE + 0x40)  /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_1_REG (CSR_RAS_INT_COALESCE_BASE + 0x44)  /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_2_REG (CSR_RAS_INT_COALESCE_BASE + 0x48)  /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_3_REG (CSR_RAS_INT_COALESCE_BASE + 0x4C)  /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_4_REG (CSR_RAS_INT_COALESCE_BASE + 0x50)  /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_5_REG (CSR_RAS_INT_COALESCE_BASE + 0x54)  /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_6_REG (CSR_RAS_INT_COALESCE_BASE + 0x58)  /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_7_REG (CSR_RAS_INT_COALESCE_BASE + 0x5C)  /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_8_REG (CSR_RAS_INT_COALESCE_BASE + 0x60)  /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_9_REG (CSR_RAS_INT_COALESCE_BASE + 0x64)  /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_10_REG (CSR_RAS_INT_COALESCE_BASE + 0x68) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_11_REG (CSR_RAS_INT_COALESCE_BASE + 0x6C) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_12_REG (CSR_RAS_INT_COALESCE_BASE + 0x70) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_13_REG (CSR_RAS_INT_COALESCE_BASE + 0x74) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_14_REG (CSR_RAS_INT_COALESCE_BASE + 0x78) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_15_REG (CSR_RAS_INT_COALESCE_BASE + 0x7C) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_16_REG (CSR_RAS_INT_COALESCE_BASE + 0x80) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_17_REG (CSR_RAS_INT_COALESCE_BASE + 0x84) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_18_REG (CSR_RAS_INT_COALESCE_BASE + 0x88) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_19_REG (CSR_RAS_INT_COALESCE_BASE + 0x8C) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_20_REG (CSR_RAS_INT_COALESCE_BASE + 0x90) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_21_REG (CSR_RAS_INT_COALESCE_BASE + 0x94) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_22_REG (CSR_RAS_INT_COALESCE_BASE + 0x98) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_23_REG (CSR_RAS_INT_COALESCE_BASE + 0x9C) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_24_REG (CSR_RAS_INT_COALESCE_BASE + 0xA0) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_25_REG (CSR_RAS_INT_COALESCE_BASE + 0xA4) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_26_REG (CSR_RAS_INT_COALESCE_BASE + 0xA8) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_27_REG (CSR_RAS_INT_COALESCE_BASE + 0xAC) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_28_REG (CSR_RAS_INT_COALESCE_BASE + 0xB0) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_29_REG (CSR_RAS_INT_COALESCE_BASE + 0xB4) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_30_REG (CSR_RAS_INT_COALESCE_BASE + 0xB8) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_31_REG (CSR_RAS_INT_COALESCE_BASE + 0xBC) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_32_REG (CSR_RAS_INT_COALESCE_BASE + 0xC0) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_33_REG (CSR_RAS_INT_COALESCE_BASE + 0xC4) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_34_REG (CSR_RAS_INT_COALESCE_BASE + 0xC8) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_35_REG (CSR_RAS_INT_COALESCE_BASE + 0xCC) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_36_REG (CSR_RAS_INT_COALESCE_BASE + 0xD0) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_37_REG (CSR_RAS_INT_COALESCE_BASE + 0xD4) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_38_REG (CSR_RAS_INT_COALESCE_BASE + 0xD8) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_39_REG (CSR_RAS_INT_COALESCE_BASE + 0xDC) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_40_REG (CSR_RAS_INT_COALESCE_BASE + 0xE0) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_41_REG (CSR_RAS_INT_COALESCE_BASE + 0xE4) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_42_REG (CSR_RAS_INT_COALESCE_BASE + 0xE8) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_43_REG (CSR_RAS_INT_COALESCE_BASE + 0xEC) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_44_REG (CSR_RAS_INT_COALESCE_BASE + 0xF0) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_45_REG (CSR_RAS_INT_COALESCE_BASE + 0xF4) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_46_REG (CSR_RAS_INT_COALESCE_BASE + 0xF8) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_47_REG (CSR_RAS_INT_COALESCE_BASE + 0xFC) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_48_REG (CSR_RAS_INT_COALESCE_BASE + 0x100) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_49_REG (CSR_RAS_INT_COALESCE_BASE + 0x104) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_50_REG (CSR_RAS_INT_COALESCE_BASE + 0x108) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_51_REG (CSR_RAS_INT_COALESCE_BASE + 0x10C) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_52_REG (CSR_RAS_INT_COALESCE_BASE + 0x110) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_53_REG (CSR_RAS_INT_COALESCE_BASE + 0x114) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_54_REG (CSR_RAS_INT_COALESCE_BASE + 0x118) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_55_REG (CSR_RAS_INT_COALESCE_BASE + 0x11C) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_56_REG (CSR_RAS_INT_COALESCE_BASE + 0x120) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_CE_CNT_CFG_57_REG (CSR_RAS_INT_COALESCE_BASE + 0x124) /* 可纠正错计数阈值 */
#define CSR_RAS_INT_COALESCE_INT_SRC_TRIGGER_TYPE_L_REG \
    (CSR_RAS_INT_COALESCE_BASE + 0x200) /* 节点31-0中断源触发类型控制 */
#define CSR_RAS_INT_COALESCE_INT_SRC_TRIGGER_TYPE_H_REG \
    (CSR_RAS_INT_COALESCE_BASE + 0x204)                                           /* 节点63-32中断源触发类型控制 */
#define CSR_RAS_INT_COALESCE_RAS_CTRL_IID_REG (CSR_RAS_INT_COALESCE_BASE + 0x210) /* 版本寄存器 */

#endif // RAS_REG_OFFSET_H
